LAPORAN AKHIR 1 MODUL 3

 

 Laporan Akhir Percobaan 1 M3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan  

6. Analisis  

7. Download  

 1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

Alat

    a. Software Proteus ver 8.17

        Digunakan untuk merancang, menggambar, dan mensimulasikan rangkaian elektronik.

    Bahan

    a. IC 74LS90

IC 74LS90 adalah sebuah penghitung dekade (decade counter) sederhana yang dapat menghitung dari 0 hingga 9 secara siklik menggunakan input pulsa

    b. IC 7493

IC 7493 adalah sebuah penghitung biner 4-bit asinkron yang tersusun dari empat buah flip-flop JK terintegrasi.

    c. Saklar SPDT

     Komponen mekanik untuk memilih dua posisi logika, yaitu terhubung ke VCC atau ke ground. Switch ini digunakan sebagai input logika biner ke rangkaian.

    d. Sumber tegangan DC dan ground

        Digunakan sebagai catu daya utama rangkaian digital. 

    e. Logic probe

        Alat indikator untuk mendeteksi kondisi logika high atau low pada keluaran rangkaian digital. 

 3. Rangkaian [kembali]

 4. Prinsip Kerja [kembali]

Percobaan 1a

Percobaan 1a merupakan rangkaian penghitung digital yang terdiri dari dua buah IC, yaitu 74LS90 (U1) sebagai BCD counter (modulo-10) dan 7493 (U2) sebagai 4-bit binary counter (modulo-16). Kedua IC ini menerima input clock dari sumber yang sama, yaitu sinyal CKA dari generator pulsa. Pada IC 74LS90, pin CKA digunakan untuk mengontrol flip-flop pertama (Q0), sehingga setiap pulsa clock akan menyebabkan Q0 toggle. Kemudian, output Q0 dihubungkan ke pin CKB dari IC yang sama, yang bertanggung jawab atas counting untuk Q1, Q2, dan Q3. Dengan konfigurasi ini, flip-flop di CKB hanya menghitung ketika terjadi perubahan pada Q0, tepatnya saat falling edge (transisi dari 1 ke 0), sehingga menghasilkan pencacahan dari 0 sampai 9 (BCD). Sedangkan pada IC 7493, clock langsung diberikan ke pin CKA, sehingga flip-flop internalnya bekerja berdasarkan pulsa clock tanpa dipengaruhi oleh sinyal dari counter lain. Output dari masing-masing counter dihubungkan ke 7-segment display, yang akan menampilkan angka sesuai hasil counting. Terdapat juga saklar SPDT (B0–B5) yang terhubung ke pin R0(1), R0(2), R9(1), dan R9(2) dari IC 74LS90, sehingga pengguna dapat melakukan reset ke 0 atau preset ke 9 secara manual. Percobaan ini digunakan untuk memahami prinsip kerja counter BCD dan binary secara terpisah dengan clock yang sama, serta bagaimana clock, CKA/CKB, dan sinyal reset mempengaruhi kerja IC.

Percobaan 1b

Percobaan 1b memiliki susunan rangkaian yang hampir sama dengan Percobaan 1a, yaitu menggunakan IC 74LS90 (U3) dan 7493 (U4) serta dua 7-segment display sebagai tampilan output. Perbedaan utamanya terletak pada pengaturan sinyal clock. Dalam percobaan ini, sinyal clock hanya diberikan ke pin CKA dari IC 74LS90, dan output Q0 dari IC 74LS90 dihubungkan ke pin CKA IC 7493, sehingga IC 7493 hanya akan menerima pulsa clock setiap dua siklus clock utama. Hal ini menciptakan sistem counter bertingkat (rangkaian ripple/tangga) di mana output Q0 berperan sebagai pengontrol clock untuk counter berikutnya. Dengan konfigurasi ini, IC 7493 akan menghitung satu kali untuk setiap dua hitungan penuh pada Q0 (yaitu satu perubahan HIGH ke LOW) dari IC 74LS90. Pola ini menciptakan efek seperti digit satuan dan puluhan pada jam digital, di mana digit kedua hanya berubah jika digit pertama telah mencapai batas tertentu. Seperti pada percobaan sebelumnya, saklar SPDT (B6–B11) digunakan untuk mengontrol sinyal reset pada masing-masing IC, khususnya R0(1), R0(2), R9(1), dan R9(2) pada IC 74LS90, serta R0(1), R0(2) pada IC 7493. Percobaan 1b memperkenalkan konsep clock cascading, yaitu penggunaan output dari counter pertama sebagai clock untuk counter berikutnya, sehingga membentuk sistem pencacah multi-digit yang sinkron dan efisien.

 5. Video Percobaan [kembali]

 6. Analisis [kembali]

 7. Download [kembali]

Download Foto Rangkaian [KLIK]

Download Video Percobaan 1 [KLIK]

Read More

TUGAS PENDAHULUAN 2 MODUL 3

 

 M3 Percobaan 2 Kondisi 14

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja Rangkaian  

5. Download File

1. Kondisi[Kembali]

Buatlah rangkaian seperti gambar percobaan 2.b, ubah gerbang logika menjadi gerbang logika XOR

2. Gambar Rangkaian [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali] 

Rangkaian pada Kondisi 14 Percobaan 2 Modul 3 bekerja berdasarkan prinsip pencacahan menggunakan dua buah IC 74193 yang merupakan synchronous up/down counter 4-bit. Input utama rangkaian berasal dari beberapa switch SPDT (B0–B7) yang berfungsi memberikan logika HIGH atau LOW ke berbagai bagian rangkaian seperti pin data input (D0–D3), pin kontrol UP, DOWN, Parallel Load (PL), dan Master Reset (MR). Setiap perubahan posisi switch akan menghasilkan kombinasi logika tertentu yang mempengaruhi perilaku counter. Dua gerbang XOR yang digunakan (U3 dan U4) menerima pasangan input dari switch, kemudian menghasilkan sinyal output kontrol yang menjadi penentu arah pencacahan. Karena sifat gerbang XOR yang menghasilkan logika 1 saat kedua input berbeda dan logika 0 saat kedua input sama, maka rangkaian dapat secara otomatis menentukan apakah counter bekerja dalam mode count-up atau count-down berdasarkan kombinasi keadaan switch input.

IC 74193 itu sendiri memiliki kemampuan untuk menghitung naik ketika menerima pulsa pada pin UP, menghitung turun jika pulsa datang pada pin DOWN, melakukan parallel load ketika pin PL diaktifkan, serta melakukan reset total melalui pin MR. Pada kondisi tertentu, ketika PL diberi logika rendah, nilai biner pada D0–D3 langsung dimuat ke keluaran Q0–Q3 tanpa melalui proses hitung. Sebaliknya, jika PL berada pada keadaan tinggi dan MR tidak aktif, maka counter akan bekerja normal mengikuti sinyal kontrol UP/DOWN yang dihasilkan oleh gerbang XOR. Dengan mengandalkan kombinasi logika ini, IC 74193 dapat menghasilkan keluaran yang sangat dinamis, tergantung pilihan kondisi yang ditentukan oleh pengguna melalui switch.

Pada rangkaian ini terdapat dua IC 74193 yang bekerja paralel, yaitu U1 untuk menampilkan keluaran melalui H4–H7 dan U2 melalui H0–H3. Kedua IC menerima pola input dan sinyal kontrol yang sama sehingga keduanya menghitung secara bersamaan, baik ketika naik maupun turun, atau melakukan parallel load secara serempak. Output biner dari masing-masing counter ditampilkan melalui probe digital sehingga perubahan nilai dapat diamati secara langsung. Dengan demikian, rangkaian ini secara keseluruhan menunjukkan bagaimana kombinasi input logika, penggunaan gerbang XOR sebagai kontrol, serta karakteristik IC 74193 dapat menghasilkan sistem pencacahan yang fleksibel, dapat diatur arah hitungannya, serta mampu memuat nilai mulai secara langsung berdasarkan kondisi yang ditentukan.

5. Download File [Kembali]

• Download File Rangkaian [ Klik ]
• Download Video Penjelasan [ Klik ]

Read More

TUGAS PENDAHULUAN 1 MODUL 3

 

 Tugas Pendahuluan 1 M3 Kondisi 8

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja Rangkaian  

5. Download File

1. Kondisi[Kembali]

Buatlah rangkaian seperti gambar percobaan 1, ganti probe dengan seven segment common katoda

2. Gambar Rangkaian [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali] 

Komponen yang Dipakai di Rangkaian

SW B0–B11 : Switch SPDT sebagai input logika 0/1 untuk mengatur kondisi bit pada counter maupun reset.

U1 & U3 (74LS90) : IC decade counter (counter modulo-10). Memiliki pembagi 2 dan pembagi 5 untuk menghasilkan hitungan 0–9.

U2 & U4 (7493 / 74LS93) : IC binary counter 4-bit, menghitung 0–15 secara biner.

Seven Segment (Common Cathode) : Menampilkan angka sesuai keluaran counter (melalui decoder internal atau wiring manual pada simulasi).

Ground & 5V Supply : Sumber tegangan bagi IC dan seven segment.

Cara Kerja Rangkaian Percobaan 1a

Pada percobaan 1a, terdapat dua IC: 74LS90 (U1) dan 7493 (U2). Keduanya menerima input logika dari switch B0–B5. Tujuan percobaan ini adalah melihat bagaimana counter menghasilkan output biner lalu ditampilkan pada seven segment.

1. Clock & Input

Clock diberikan pada pin CKA melalui switch yang terhubung ke sinyal clock atau logika manual.

Setiap kali switch berubah posisi, pulsa naik/turun masuk ke pin CKA → counter bertambah satu hitungan.

Switch lain (misalnya B1–B5) digunakan untuk mengatur reset R0(1), R0(2), R9(1), dan R9(2).

2. Cara Kerja IC 74LS90 (U1)

74LS90 memiliki dua bagian internal:

• Pembagi 2 (dikendalikan CKA → output Q0)

• Pembagi 5 (dikendalikan CKB → output Q1–Q3)

Jika reset tidak diaktifkan, IC akan menghitung urutan 0–9, menghasilkan kombinasi biner dari 0000 → 1001.

Setiap bit Q0–Q3 masuk ke seven segment, sehingga angka 0–9 tampil secara langsung.

3. Cara Kerja IC 7493 (U2)

IC 7493 adalah counter 4-bit:

• Q0 = f/2

• Q1 = f/4

• Q2 = f/8

• Q3 = f/16

Clock masuk dari CKA dan counter bertambah satu setiap pulsa.

Output biner Q0–Q3 langsung masuk ke seven segment sehingga menampilkan angka 0–15 (tergantung wiring Anda).

4. Prinsip Divide-by-Two

Counter bekerja menggunakan flip-flop serial:

• Q0 membagi frekuensi clock menjadi 1/2

• Q1 membagi Q0 menjadi 1/4

• Q2 membagi Q1 menjadi 1/8

• Q3 membagi Q2 menjadi 1/16

Karena itu, setiap LED/seven segment yang terhubung ke Q akan berganti sesuai pola biner.

5. Tampilan pada Seven Segment

Seven segment menampilkan angka berdasarkan keadaan bit Q0–Q3.

Contoh:

Q3 Q2 Q1 Q0 = 0101 → angka 5

Counter akan menampilkan urutan naik sesuai pulsa clock.

Cara Kerja Rangkaian Percobaan 1b

Percobaan 1b adalah konfigurasi counter yang bekerja normal sebagai pencacah desimal (0–9) menggunakan IC 74LS90 dan 74LS93. Konfigurasi rangkaian mengikuti prinsip asli datasheet LS90.

1. Clock Masuk ke U3 (74LS90)

Clock diberikan melalui switch B6–B11 → masuk ke pin CKA.

Setiap pulsa, Q0 berubah.

2. Q0 Diumpankan ke CKB

Dalam rangkaian 74LS90, untuk fungsi pembagi 10, Q0 harus dihubungkan ke pin CKB.

Maka:

• CKA → pembagi 2

• Output Q0 → pembagi 5

Hasil gabungannya = pembagi 10 (0 sampai 9).

Output biner Q0–Q3 langsung menuju seven segment di sebelah kanan.

Seven segment menampilkan angka 0 → 9 dalam loop.

3. IC 7493 (U4)

IC 7493 menerima clock dari salah satu output (tergantung konfigurasi Anda pada gambar).

Fungsinya:

• memperpanjang hitungan

• atau sebagai counter kedua dalam percobaan

Q0–Q3 dari 7493 masuk ke seven segment kedua.

Maka Anda akan melihat dua tampilan:

1. Seven segment atas: hasil hitungan 74LS90 (0–9)

2. Seven segment bawah: hasil hitungan 7493 (0–15) atau sesuai konfigurasi reset/clock

4. Perilaku Counter Saat Ditekan

Setiap kali switch clock diberikan pulsa:

1. U3 (74LS90) menghitung → seven segment atas berubah

2. Output (bisa dari Q3) masuk ke clock U4 (7493) → seven segment bawah berubah (lebih lambat)

Hasilnya membentuk tampilan dua digit layaknya counter desimal/ biner bertingkat.

5. Download File [Kembali]

• Download File Rangkaian [ Klik ]
• Download Video Penjelasan  [ Klik ]

Read More

COUNTER DAN SHIFT REGISTER

 MODUL III : COUNTER DAN SHIFT REGISTER

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan ...

1. Tugas Pendahuluan 1
2. Tugas Pendahuluan 2
3. Laporan Akhir 1
4. Laporan Akhir 2
5. Laporan Akhir 3
 

1.Tugas Pendahuluan 1

 

 

2. Tugas Pendahuluan 2

 

 

 

3. Laporan Akhir 1

4. Laporan Akhir 2 

5. Laporan Akhir 3 

 

MODUL 3

COUNTER DAN SHIFT REGISTER

1. Tujuan [Kembali]

1. Merangkai dan menguji operasi logika dari Counter Asyncron dan Counter Syncronous.
2. Merangkai dan menguji aplikasi dari sebuah Counter.
3. Merangkai dan menguji aplikasi dari sebuah Shift Register.           

2. Alat dan Bahan [Kembali]

Gambar 2.1 Module D’Lorenzo 

Gambar 2.2 DL2203S Module D’Lorenzo 

Gambar 2.2 Jumper

Alat yang di gunakan :

1. Panel DL 2203C

2. Panel DL 2203D

3. Panel DL 2203S

4. Jumper

3. Dasar Teori [Kembali]

COUNTER

Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   

a. Counter Asyncronous   

Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

 

Gambar 3.3 Rangkaian Counter Asyncronous

   

  syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

          Gambar 3.4 Rangkaian Counter Syncronous

3.3.2 Shift Register
Register geser (Shift Register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1. Serial in serial out (SISO)
Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip-flop kedua menerima masukan dari flip-flop pertama dan seterusnya.

Gambar 3.5 Serial In Serial Out

2. Serial in paralel out (SIPO)

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip-flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.

Gambar 3.6 Serial In Paralel Out

3. Paralel In Serial Out (PISO)
Register PISO, mempunyai jalur masukan sejumlah flip-flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

Gambar 3.7 Paralel In Serial OutParalel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.

Gambar 3.8 Paralel In Paralel Out

Read More

LAPORAN AKHIR 2 MODUL 2

 

 Laporan Akhir 2 Modul 2 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan  

6. Analisis  

7. Download  

 1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

Alat

    a. Software Proteus ver 8.17

        Digunakan untuk merancang, menggambar, dan mensimulasikan rangkaian elektronik.

    Bahan

    a. IC 7474

     IC 7474 itu termasuk TTL logic IC yang berisi Dual D-type Positive Edge Triggered Flip-Flop dengan preset dan clear.

    b. IC 74LS112

      IC 74LS112 (atau LS112) adalah IC logika jenis dual JK flip-flop dengan fitur negative-edge triggered, preset & clear.

    c. Saklar SPDT

     Komponen mekanik untuk memilih dua posisi logika, yaitu terhubung ke VCC atau ke ground. Switch ini digunakan sebagai input logika biner ke rangkaian.

    d. Sumber tegangan DC dan ground

        Digunakan sebagai catu daya utama rangkaian digital. 

    e. Logic probe

        Alat indikator untuk mendeteksi kondisi logika high atau low pada keluaran rangkaian digital. 

 3. Rangkaian [kembali]

 4. Prinsip Kerja [kembali]

Prinsip kerja T Flip-Flop adalah mengubah (toggle) keadaan keluarannya setiap kali menerima pulsa clock jika input T bernilai logika 1, dan mempertahankan keadaan sebelumnya jika input T bernilai logika 0. Artinya, ketika T = 1 dan datang sinyal clock, output akan berbalik dari 0 menjadi 1 atau dari 1 menjadi 0, sedangkan saat T = 0, output tetap berada pada kondisi semula tanpa perubahan. Perubahan ini hanya terjadi pada tepi (edge) sinyal clock tertentu, tergantung pada jenis flip-flop yang digunakan (positif edge-triggered atau negatif edge-triggered). Karena kemampuannya untuk berpindah keadaan secara bergantian, T Flip-Flop banyak digunakan sebagai dasar dalam pembuatan counter biner, pembagi frekuensi, serta rangkaian penyimpanan bit pada sistem digital.

 5. Video Percobaan [kembali]

 6. Analisis [kembali]

 7. Download [kembali]

Download File Rangkaian disini

Data Sheet JK Flip Flop (disini)

Data Sheet D Flip Flop (disini)

Data Sheet Switch (disini)

Read More