Tugas Pendahuluan 1

  

M2 Kondisi 10 Percobaan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian

3. Video

4. Prinsip Kerja Rangkaian

5. Download File

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=tidak dihubungkan, B6=clock

2. Gambar Rangkaian [Kembali]

Sebelum dijalankan :

Sesudah dijalankan :

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Prinsip kerja dari rangkaian percobaan 1 kondisi 1 pada gambar rangkaian yang telah ditampilkan adalah sebagai berikut :

1. Input dan Sakelar

   • Rangkaian menggunakan beberapa sakelar (B0, B1, B2, B4, B5) untuk memberikan logika input dan sinyal kontrol.

   • Sakelar ini dapat diatur ke posisi logika tinggi (1) atau logika rendah (0) sesuai kebutuhan.

   • Selain itu, terdapat sinyal clock (CLK) yang berfungsi memberikan pulsa sebagai pemicu perubahan keadaan pada flip-flop.

2. IC U1:A (74LS74 – D Flip-Flop)

   • Komponen U1:A adalah D Flip-Flop, yang bekerja dengan prinsip:

     • Output Q akan mengikuti input D setiap kali ada trigger clock (CLK).

     • Jika D = 1 dan datang pulsa clock, maka Q menjadi 1.

     • Jika D = 0 dan datang pulsa clock, maka Q menjadi 0.

   • Pin S (Set) dan R (Reset) dapat digunakan untuk langsung memaksa output Q ke kondisi 1 atau 0 tanpa menunggu clock.

3. IC U2:A (74LS112 – JK Flip-Flop)

   • Komponen U2:A adalah JK Flip-Flop, yang bekerja dengan prinsip:

     • Jika J = 0 dan K = 0, maka output Q tetap (tidak berubah).

     • Jika J = 1 dan K = 0, maka output Q diset menjadi 1.

     • Jika J = 0 dan K = 1, maka output Q direset menjadi 0.

     • Jika J = 1 dan K = 1, maka output Q akan toggle (berubah dari 0 menjadi 1 atau sebaliknya) setiap ada pulsa clock.

   • Sama seperti D flip-flop, JK flip-flop ini juga memiliki input Set dan Clear untuk kontrol langsung.

4. Hubungan Antar Flip-Flop (U1:A ke U2:A)

   • Output dari D flip-flop (U1:A) digunakan sebagai salah satu masukan bagi JK flip-flop (U2:A).

   • Dengan demikian, kondisi logika pada U1 akan memengaruhi keadaan U2 setiap kali pulsa clock diberikan.

   • Hal ini membentuk rangkaian sekuensial sederhana, di mana output tidak hanya bergantung pada input saat ini, tetapi juga pada keadaan sebelumnya.

5. Output Rangkaian

   • Output dari kedua flip-flop ditampilkan pada indikator logika (Q dan Q̅).

   • Pada gambar ditunjukkan bahwa output Q = 1 dan Q̅ = 0, artinya flip-flop berada pada kondisi logika tinggi.

   • Kondisi ini bergantung pada kombinasi input sakelar, serta urutan pulsa clock yang sudah diberikan.

6. Fungsi Rangkaian

   • Rangkaian ini menunjukkan prinsip dasar kerja flip-flop D dan JK dalam menyimpan dan memproses sinyal logika.

   • D flip-flop digunakan untuk penyimpanan data (data latch), sedangkan JK flip-flop digunakan untuk kontrol toggle atau perubahan keadaan.

   • Kombinasi keduanya dapat dimanfaatkan dalam sistem digital, seperti counter, register, atau rangkaian memori.

5. Download File [Kembali]

• Download File Rangkaian [Klik]
• Download Video Percobaan [Klik]